《微型计算机技术与应用》期末考试题库选择题答案

前言

答案制作方法参考这个文章

搭建RAG问答系统

其他题库

第1章微型计算机概述

微型计算机的硬件系统包括________。
A．控制器、运算器、存储器和输入输出设备
B．控制器、主机、键盘和显示器
C．主机、电源、CPU和输入输出
D．CPU、键盘、显示器和打印机
解析：微型计算机的硬件系统主要包括控制器、运算器、存储器和输入输出设备。这些组件共同工作，使得计算机能够执行各种任务。选项A正确地列出了这些主要组件。
答案：A
微处理器内部的控制器是由________组成。
A．寄存器阵列
B．指令寄存器、指令译码器
C．ALU与内存
D．ALU与寄存器
解析：微处理器内部的控制器主要由指令寄存器和指令译码器组成。指令寄存器用于存储当前正在执行的指令，而指令译码器则负责将这些指令翻译成控制信号，以指导其他部件的操作。
答案：B
若把组成计算机中的运算器和控制器集成在一块芯片上成为_____。
A．微型计算机
B．单片机
C．微处理器
D．单板机
解析：将运算器和控制器集成在一块芯片上，这种芯片被称为微处理器。微处理器是现代计算机系统的核心部件，负责执行各种计算和控制任务。
答案：C
CPU是由_____组成的。
A．内存储器和控制器
B．控制器和运算器
C．内存储器和运算器
D．内存储器、控制器和运算器
解析：CPU（中央处理器）主要由控制器和运算器组成。控制器负责协调和控制计算机的操作，而运算器则负责执行算术和逻辑运算。
答案：B
中央处理器英文缩写是________。
A．MP
B．CPU
C．CU
D．ALU
解析：中央处理器的英文缩写是CPU（Central Processing Unit）。CPU是计算机系统中最重要的部件之一，负责执行指令和处理数据。
答案：B
微型计算机各部件之间是用_____连接起来的。
A．系统总线
B．AB
C．CB
D．DB
解析：微型计算机各部件之间通过系统总线连接起来。系统总线是计算机内部传输数据、地址和控制信号的公共通道，它将CPU、内存和各种外设连接在一起，使得它们能够相互通信和协调工作。
答案：A
通常计算机系统中的外围设备是指_____。
A．外存储器、输入设备、输出设备
B．外存储器、输入设备
C．外存储器、输出设备
D．输入设备、输出设备
答案：A
8086是_____。
A．单片机
B．单板机
C．微处理器
D．微机系统
解析：8086是一款经典的微处理器，由英特尔公司开发，是x86架构的鼻祖。它被广泛应用于早期的个人计算机中，是微型计算机系统的核心处理单元。
答案：C
微型计算机是以_______为核心部件。
A．寄存器
B．微处理器
C．逻辑部件
D．控制部件
解析：微型计算机是以微处理器为核心部件的。微处理器是计算机的“大脑”，负责执行指令和处理数据，是整个系统的控制中心。
答案：B
微型计算机系统的以______为主体。
A．系统软件
B．外部设备
C．微型计算机
D．操作系统
解析：微型计算机系统的主体是微型计算机本身，它包括了微处理器、内存、输入输出接口等核心硬件组件。系统软件和操作系统则是运行在微型计算机上的软件部分，用于管理和控制硬件资源。
答案：C
目前微型机系统上广泛使用的光电鼠标是一种______ 。
A．输入设备
B．输出设备
C．输入输出设备
D．显示设备组成之一
解析：光电鼠标是一种输入设备，它通过光学传感器来检测鼠标的移动，并将这些移动信息转换为计算机可以理解的信号，从而实现对光标在屏幕上的控制。
答案：A
计算机系统总线中，用于传送读、写信号的是_________。
A．地址总线
B．数据总线
C．控制总线
D．以上都不对
解析：在计算机系统总线中，控制总线用于传送控制信号，包括读、写信号，以及其他控制信号，如中断请求、总线请求等。这些信号控制着数据在系统中的流动和处理。
答案：C
不属于微机应用特点的是________。
A.轻便、功耗低
B.性能可靠
C.结构灵活适宜性好
D.应用面窄
解析：微型计算机的应用特点包括轻便、功耗低、性能可靠和结构灵活适宜性好。微型计算机因其便携性和低功耗而广泛应用于各种场合，其性能和可靠性也得到了广泛认可。应用面窄不是微型计算机的特点，实际上，微型计算机的应用面非常广泛。
答案：D
不属于微型计算机的主要性能指标的是________。
A．CPU的位数
B．CPU的主频
C．Cache的容量和速度
D．主存的容量和速度
解析：微型计算机的主要性能指标包括CPU的位数、CPU的主频、Cache的容量和速度，以及主存的容量和速度。这些指标直接影响计算机的处理能力和运行效率。
答案：D
关于地址总线，说法正确的是________。
A．地址总线是双向的
B．16位地址总线对应的最大内存容量为64KB
C. 地址总线可以传送地址信息，还可以传送部分控制信号
D．地址总线的宽度一定和CPU的字长一致
解析：地址总线是单向的，用于传输CPU发送给内存的地址信息，以指定要访问的内存单元。16位地址总线可以寻址的内存容量为64KB（2^16字节）。地址总线主要用于传送地址信息，不传送控制信号。地址总线的宽度不一定和CPU的字长一致，它取决于系统设计。
答案：B
关于数据总线，说法不正确的是________。
A．数据总线是双向的
B．数据总线的宽度一定和CPU的字长一致
C. 数据总线上传送的可以是指令代码、状态量、控制量
D. 8086CPU的数据总线是16位
解析：数据总线是计算机系统中用于在CPU、内存和I/O设备之间传输数据的通道。数据总线是双向的，因为它需要支持数据的读取和写入操作。数据总线的宽度不一定与CPU的字长一致，虽然它们通常是相关的，但并不总是相同。数据总线上传送的可以是各种类型的数据，包括指令代码、状态量和控制量。8086CPU的数据总线确实是16位的。
答案：B
微机中地址总线的作用是________。
A.用于选择存储器单元
B.用于选择进行信息传输的设备
C.用于指定存储器单元和I/O接口设备单元的选择地址
D.以上都不对
解析：地址总线在微机中用于指定存储器单元和I/O接口设备单元的选择地址。通过地址总线，CPU可以向内存或I/O设备发送地址信息，以选择特定的存储单元或设备进行数据传输。
答案：C

第2章 16位和32位微处理器

当8086CPU的INTR=”1”时，且中断允许位IF=”1”，则CPU完成_____后，响应该中断请求，进行中断处理。
A．当前时钟周期
B．当前总线周期
C．当前指令周期
D．下一个指令周期
解析：当8086CPU的INTR引脚为高电平（”1”），并且中断允许位IF也为”1”时，CPU会在完成当前指令周期后响应该中断请求，进行中断处理。这意味着CPU不会在当前指令执行过程中立即响应中断，而是在当前指令执行完毕后才响应。
答案：C
CPU的ALU主要完成_____。
A．地址指针的变换
B．中断管理
C．产生各种时序
D．算术，逻辑运算及移动操作
解析：ALU（算术逻辑单元）是CPU中负责执行算术和逻辑运算的部分。它主要完成算术运算（如加减乘除）、逻辑运算（如与、或、非）以及数据移动操作。
答案：D
8086/8088微机处理器的内部_____，只负责指令的译码和执行。
A.ALU
B.BIU
C.EU
D.IEU
解析：在8086/8088微处理器中，EU（执行单元）负责指令的译码和执行。它包括ALU、寄存器和其他控制电路，专门处理指令的执行阶段。
答案：C
8086/8088微机处理器的内部_____，只负责与存储器、I/O端口传送数据。
A.ALU
B.BIU
C.EU
D.IEU
解析：BIU（总线接口单元）在8086/8088微处理器中负责与存储器和I/O端口进行数据传输。它管理地址生成、总线控制和数据传输，而EU则专注于指令的执行。
答案：B
8086CPU是_____CPU。
A.8位
B.16位
C.32位
D.64位
解析：8086CPU是一款16位的微处理器，这意味着它的数据总线和寄存器都是16位的，能够处理16位的数据和地址。
答案：B
8086微处理器中的SS是_______寄存器。
A.代码段
B.数据段
C.堆栈段
D.附加段
解析：在8086微处理器中，SS（Stack Segment）寄存器用于存储堆栈段的基地址。堆栈段是内存中用于存储函数调用、局部变量和临时数据的部分。
答案：C
由CS和IP的内容表示的是_________。
A.可执行代码的长度
B.代码段的首地址
C.当前正在执行的指令的段地址和偏移地址
D.下一条待执行的指令的段地址和偏移地址
答案：C
8086总线周期时序中，发出地址是在_________状态。
A．T1
B．T2
C．T3
D．T4
解析：在8086总线周期时序中，地址是在T1状态发出的。在T1状态，CPU将地址放到地址总线上，并发出相应的控制信号。
答案：A
8086总线周期时序中，发出BHE*信号是在_________状态。
A．T1
B．T2
C．T3
D．T4
解析：BHE*（Bus High Enable）信号用于指示高字节数据总线是否有效。在8086总线周期时序中，BHE*信号是在T1状态发出的，与地址信号同时发出。
答案：A
8088的分时复用的数据/地址的宽度为______。
A．16
B．20
C．8
D．4
解析：8088微处理器的数据总线宽度为8位，而地址总线宽度为20位。由于8088采用了分时复用的数据/地址总线设计，因此数据/地址的宽度为8位。
答案：C
8086的分时复用的数据/地址的宽度为______。
A．16
B．20
C．8
D．4
解析：8086微处理器的数据总线宽度为16位，而地址总线宽度为20位。由于8086采用了分时复用的数据/地址总线设计，因此数据/地址的宽度为16位。
答案：A
8086采用了地址线与数据线分时复用方式，与此方式有关的控制信号是_____。
A．INTR
B．ALE
C．DT/R
D．HLDA
解析：在8086微处理器中，ALE（Address Latch Enable）信号用于锁存地址总线上的地址信息，以便在数据传输期间保持地址的稳定。这是地址线与数据线分时复用方式的关键控制信号。
答案：B
8086/8088管脚AD15AD0的意思是______。
A.系统时钟信号
B.地址/数据复用线
C.地址锁存信号
D.地址/状态复用线
解析：在8086/8088微处理器中，AD15AD0是地址/数据复用线，用于在不同的时钟周期传输地址和数据信息。
答案：B
当微处理器发出地址信息后，当_____后，通知接口芯片，片选信号CE已稳定，输入口已与数据总线接通，微处理器可以进行操作。
A．RD有效，M/IO=L
B．RD有效， M/IO=H
C．WR有效，M/IO=L
D．WR有效， M/IO=H
解析：当微处理器发出地址信息后，RD信号（读信号）有效且M/IO信号为低电平（表示I/O操作）时，通知接口芯片片选信号CE已稳定，输入口已与数据总线接通，微处理器可以进行读操作。
答案：A
8086CPU在进行I/O写操作时，M/IO*和DT/R*必须是_____。
A. L，L
B．L，H
C．H，L
D．H，H
解析：在8086CPU进行I/O写操作时，M/IO*信号必须为低电平（L），表示当前操作是I/O操作，而不是内存操作。同时，DT/R*信号必须为高电平（H），表示数据传输方向是从CPU到外部设备（即写操作）。
答案：B
8086CPU在执行OUT指令时，M/IO*、RD*、WR*必须是_____。
A．L，L，L
B．L，H，L
C．L，L，H
D．H，H，L
解析：在8086CPU执行OUT指令时，M/IO*信号必须为低电平（L），表示当前操作是I/O操作。RD*信号必须为高电平（H），表示不进行读操作。WR*信号必须为低电平（L），表示进行写操作。
答案：C
中断向量表存放在存储器的_____中。
A．FFCOOH~FFFFFH
B．00000H~0003FFH
C．EECOOH~FFFFFH
D．EEBFFH~FFFFFH
解析：中断向量表是存储中断服务程序入口地址的表格，它存放在存储器的最低地址区域，即00000H到003FFH的区域。每个中断向量占用4个字节，因此中断向量表最多可以存储256个中断向量。
答案：B
8086/8088的中断是向量中断,其中断服务的入口地址是由_____提供。
A．外设中断源
B．CPU的中断逻辑电路
C．以中断控制器读回中断类型号左移2位
D．由中断类型号指向的中断向量表中读出
解析：8086/8088的中断是向量中断，其中断服务的入口地址是由中断类型号指向的中断向量表中读出的。中断向量表中存储了每个中断类型对应的中断服务程序的入口地址。
答案：D
有一8086系统的中断向量表，在0000H：003CH单元开始依次存放34H、FEH、00H和F0H四个字节，该向量对应的中断类型码和中断服务程序的入口地址分别为____。
A.0EH，34FEH：00F0H
B.0EH，F000H：FE34H
C.0FH，F000H：FE34H
D.0FH，00F0H：34FEH
解析：由于每个中断类型码对应4个字节的向量，我们可以通过计算偏移量来确定中断类型码。从0000H到003CH的偏移量是3CH（即60十进制），这意味着我们跳过了60/4=15个完整的中断向量。
因此，中断类型码是从0开始计数的第16个，即0FH。
中断服务程序的入口地址由4个字节组成：前两个字节是偏移量，后两个字节是段地址。
根据题目，这四个字节是34H、FEH、00H和F0H。
按照8086的存储方式，偏移量是FE34H（注意小端序，即低位在前，高位在后），段地址是F000H。
答案：C
微型计算机中的运算器，将运算结果的一些特征标志寄存在_____中。
A．SP
B．IP
C．AX
D．FR
解析：微型计算机中的运算器将运算结果的一些特征标志寄存在标志寄存器（FR）中。标志寄存器用于存储运算结果的特征，如进位标志、零标志、符号标志等。
答案：D
指令队列的作用_____
A．暂存操作数地址
B．暂存操作数
C．暂存指令地址
D．暂存预取指令
解析：指令队列的作用是暂存预取指令。在8086/8088中，指令队列用于存储从内存中预取的指令，以便在执行当前指令时，下一条指令已经准备好，从而提高指令执行的效率。
答案：D
8086/8088的复位信号至少维持_____个时钟周期的高电平有效。
A．1
B．2
C．3
D．4
解析：8086/8088的复位信号至少需要维持4个时钟周期的高电平有效。复位信号用于将CPU恢复到初始状态，包括将CS寄存器设置为FFFFH，其他寄存器设置为0000H。
答案：D
RESET信号有效后，8086CPU执行的第一条指令地址为______
A.00000H
B.FFFFFH
C.FFFF0H
D.0FFFFH
解析：当RESET信号有效后，8086CPU会将CS寄存器设置为FFFFH，IP寄存器设置为0000H，因此执行的第一条指令地址为FFFF0H。
答案：C
当RESET信号进入高电平状态时，将使8086CPU的_______寄存器初始化为FFFFH。
A.SS
B.DS
C.ES
D.CS
解析：当RESET信号进入高电平状态时，CS寄存器会被初始化为FFFFH，而其他段寄存器（SS、DS、ES）会被初始化为0000H。
答案：D
当8086访问存储器0010：4000单元时，其物理地址为_____
A．04100H
B．40010H
C．10400H
D．01040H
解析：8086的物理地址计算公式为：物理地址 = 段地址 × 16 + 偏移地址。因此，0010H × 16 + 4000H = 00100H + 4000H = 04100H。
答案：A
8086有两种工作模式，既最小工作模式和最大工作模式，它由______决定。
A．MN/MX*
B．HOLD
C．INTR
D．ALE
解析：8086的工作模式由MN/MX*引脚决定。当MN/MX*引脚为高电平时，8086工作在最小模式；当MN/MX*引脚为低电平时，8086工作在最大模式。
答案：A
8086CPU寻址I/O端口使用______条地址线。
A．8
B．10
C．12
D．16
解析：8086CPU寻址I/O端口使用16条地址线，因此可以寻址64K个I/O端口。
答案：D
8086微处理器可寻址访问的最大I/O空间为_____
A．1K
B．64K
C．640K
D．1M
解析：8086微处理器使用16位地址线来寻址I/O端口，因此最大可寻址的I/O空间为64K（2^16）。
答案：B
8086的内存空间和I/O空间是（）。
A.单独编址的，分别是1MB和64KB
B.单独编址的，都是1MB
C.统一编址的，都是64KB
D.统一编址的，都是1MB
解析：8086的内存空间和I/O空间是单独编址的。内存空间为1MB，而I/O空间为64KB。
答案：A
CPU响应中断的时间是_____
A．一条指令执行结束
B．外设提出中断
C．取指周期结束
解析：CPU响应中断的时间是在一条指令执行结束时。此时，CPU会检查是否有中断请求，并决定是否响应。
答案：A
CPU响应INTR引脚上来的中断请求的条件之一是________。
A．IF=0
B．IF=1
C．TF=0
D．TF=1
解析：CPU响应INTR引脚上来的中断请求的条件之一是中断标志位IF=1，表示允许中断。
答案：B
受CLI和STI 指令控制的中断是_______。
A．NMI
B．INTR
C．INT n
D．单步中断
解析：受CLI（清除中断标志）和STI（设置中断标志）指令控制的中断是INTR中断，即可屏蔽中断。
答案：B
8086CPU响应外部中断NMI和INTR时，相同的必要条件是______
A.允许中断
B.当前指令执行结束
C.总线空闲
D.当前访问内存操作结束
解析：8086CPU响应外部中断NMI和INTR时，相同的必要条件是当前指令执行结束。无论NMI还是INTR，CPU都会在当前指令执行完毕后检查中断请求。
答案：B
断点中断的中断类型码是________。
A．1
B．2
C．3
D．4
解析：断点中断是调试程序时常用的中断，其中断类型码为3。
答案：C
在PC/XT机中键盘的中断类型码是09H，则键盘中断矢量存储在______ 。
A．36H～39H
B．24H～27H
C．18H～21H
D．18H～1BH
解析：中断向量表中每个中断向量占用4个字节，中断类型码09H对应的中断向量存储在09H × 4 = 24H开始的地址中，即24H～27H。
答案：B
8086CPU工作在总线请求方式时，会让出___ 。
A．地址总线
B．数据总线
C．地址和数据总线
D．地址、数据和控制总线
解析：8086CPU在总线请求方式下，会让出地址、数据和控制总线，以便其他设备可以控制总线进行数据传输。
答案：D
8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到 ____ 上。
A．地址总线
B．数据总线
C．存储器
D．寄存器
解析：在执行IN AL，DX指令时，DX寄存器的内容作为I/O端口的地址输出到地址总线上，然后从该端口读取数据到AL寄存器。
答案：A
CPU在数据线上传输的信息可能是 _____。
A. 数据
B．状态
C．命令
D．以上都是
解析：CPU在数据线上传输的信息可以是数据、状态或命令。数据线主要用于在CPU、内存和I/O设备之间传输数据，但也可以传输状态信息和命令信息。
答案：D
下列哪个不是内部中断？_____。
A．执行DIV时，除数为0或商超出了寄存器范围
B．8086指令系统中的中断指令INT n
C．中断请求线INTR
D．单步执行
解析：内部中断是由CPU内部事件或指令引起的，如除法错误、中断指令INT n和单步执行。中断请求线INTR是外部中断请求，不是内部中断。
答案：C
8086 CPU的NMI引脚上输入的信号是_____。
A.可屏蔽中断请求
B.非屏蔽中断请求
C.中断响应
D.总线请求
解析：8086 CPU的NMI（Non-Maskable Interrupt）引脚上输入的信号是非屏蔽中断请求，这是一种优先级高于INTR的高级中断请求。
答案：B
在PC/XT中，NMI中断的中断矢量在中断矢量表中的位置 _____。
A．是由程序指定的
B．是由DOS自动分配的
C．固定在08H开始的4个字节中
D．固定在中断矢量表的表首
解析：在PC/XT中，NMI中断的中断矢量固定在中断矢量表的08H开始的4个字节中。
答案：C
8086CPU对中断请求响应优先级最低的请求是_____。
A．NMI
B．INTR
C．单步中断
D．INTO
解析：在8086/8088CPU中，中断的优先级次序是规定的。根据公开发布的信息，8086CPU的中断优先级从高到低依次为：软件中断（除法错，INTO，INT指令产生的中断）优先权最高，其次是非屏蔽中断NMI，然后是可屏蔽中断INTR，而单步中断的优先权是最低的。因此，在给出的选项中，单步中断是8086CPU响应优先级最低的请求。
答案：C
在8086CPU的标志寄存器中，控制标志位占_____。
A.3位
B.9位　　
C.4位　　
D.16位
解析：在8086CPU的标志寄存器中，控制标志位包括DF（方向标志）、IF（中断标志）和TF（陷阱标志），共占3位。
答案：A
8086CPU与慢速的存储器或I/O接口之间，为了使传送速度能匹配，有时需要在_______状态之间插入若干个等待周期TW。
A.T1和T2
B.T2和T3
C.T3和T4
D.随机
解析：在8086CPU的总线周期中，为了与慢速的存储器或I/O接口匹配，通常在T3和T4状态之间插入若干个等待周期TW。
答案：C
在读总线周期中，CPU 从数据总线上读取数据是在_____。
A．T3 状态
B．T4状态
C．T2状态
D．T4状态和前一个状态交界的下降沿
解析：在读总线周期中，CPU从数据总线上读取数据通常是在T3状态。
答案：A
8086CPU访问I/O设备，实际上是访问_________.
A.端口
B.接口
C.总线
D.内存
解析：8086CPU访问I/O设备时，实际上是访问设备的端口，通过端口进行数据的输入输出。
答案：A
8086/8088读/写总线周期,微处理器是在________时刻采样READY信号,以便决定是否插入Tw
A.T2
B.T3
C.T3 下降沿
D. T2 上升沿
解析：在8086/8088的读/写总线周期中，微处理器在T3下降沿时刻采样READY信号，以决定是否插入等待周期Tw。
答案：C
关于8086 最大工作模式的特点描述正确的是________.
A.需要总线控制器8288
B.适用于单一处理机系统
C.由编程进行模式设定
D. 所有控制信号由8086提供
解析：在8086的最大工作模式下，需要总线控制器8288来生成总线控制信号，适用于多处理器系统，且模式设定由硬件引脚决定，而非编程设定。
答案：A
8086 最小工作模式和最大工作模式的主要差别__________.
A.地址总线的位数不同
B.I/O 端口数不同
C.数据总线位数不同
D.单处理器与多处理器的不同
解析：8086的最小工作模式适用于单处理器系统，而最大工作模式适用于多处理器系统。最大工作模式需要总线控制器8288来管理总线控制信号。
答案：D
8086最大模式的特点是________ 。
A.M/IO引脚可直接引用
B.由编程进行模式设定
C.需要总线控制器8288
D. 适用于单一处理机系统
解析：8086的最大模式需要总线控制器8288来生成总线控制信号，适用于多处理器系统。
答案：C
PC 机中地址总线的作用是__________.
A.用于选择存储器单元
B.用于选择进行信息传输的设备
C.用于给存储器单元和I/O 设备接口电路的选择地址
D.以上都不正确
解析：地址总线用于指定存储器单元和I/O设备接口电路的选择地址，以便进行数据传输。
答案：C
8086系统中,用IRET指令结束可屏蔽的中断服务程序后,标志IF的值是__________.
A. 肯定等于1
B. 肯定等于0
C. 不确定
D. 按设置,可以是1或者0
解析：IRET指令用于从中断服务程序返回，返回时会从堆栈中恢复标志寄存器的内容，包括IF标志。因此，IF的值取决于中断发生前的设置。
答案：D
执行8086的IRET中断返回指令后,将从堆栈中弹出________字节数据,存入相应的寄存器.
A. 2个
B. 4个
C. 6个
D. 8个
解析：IRET指令从堆栈中弹出6个字节的数据，包括IP、CS和标志寄存器的内容，分别存入相应的寄存器。
答案：C
8086的中断向量表中存放的是__________.
A. 中断类型号
B. 中断服务程序入口地址
C. 断点地址
D. 中断向量地址
解析：8086的中断向量表中存放的是中断服务程序的入口地址，每个中断类型对应一个4字节的入口地址。
答案：B
为了可以实现中断嵌套,在8086系统的中断服务程序中,需要写一条_________.
A. CLC指令
B. STC指令
C. CLI指令
D. STI指令
解析：为了实现中断嵌套，需要在中断服务程序中使用STI指令来允许其他中断请求，从而实现中断嵌套。
答案：D
8086在响应中断请求时（）
A. INTA输出一个负脉冲，将中断类型码从AD0-AD7读入
B. INTA输出两个负脉冲，在第一个负脉冲时读入中断类型码
C.INTA输出一个负脉冲，再进行一次IO读周期，读取中断类型码
D.INTA输出两个负脉冲，在第二个负脉冲时读入中断类型码
解析：8086在响应中断请求时，会输出两个负脉冲的INTA信号，在第二个负脉冲时读入中断类型码。
答案：D
8086/88CPU在响应中断时要执行( )个中断响应周期。A.1个
B.2个
C.3个
D.4个
解析：8086/88CPU在响应中断时需要执行两个中断响应周期，以完成中断类型码的读取和中断服务程序的调用。
答案：B
以下和中断有关的操作中,必须由CPU自动完成的__________.
A. 保存断点地址
B. 恢复断点地址
C. 保存断点地址和恢复断点地址
D. 保存断点地址,恢复断点地址和保存标志寄存器
解析：在中断响应过程中，CPU会自动保存断点地址（IP和CS）和标志寄存器，并在中断返回时自动恢复这些内容。
答案：D
中断系统可以实现中断嵌套,其最主要的原因是___________.
A. 通过堆栈保护断点
B. 可以通过指令来开中断
C. 具有中断优先级管理机制
D. 使用硬件中断控制器
解析：中断系统可以实现中断嵌套的主要原因是具有中断优先级管理机制，这使得高优先级的中断可以打断低优先级的中断服务程序。
答案：C
在8086系统中,一个中断类型号为0DBH的中断服务子程序入口地址是8100H:1234H,这个地址在中断向量表中连续4个存储单元存放的内容依次为_________.
A.81H,00H,12H,34H
B.00H,81H,34H,12H
C. 34H,12H,00H,81H
D.12H,34H,81H,00H
解析：按照存储规则，这四个字节应该按照以下顺序存放在中断向量表中：偏移量的低字节（34H），偏移量的高字节（12H），段基址的低字节（00H），段基址的高字节（81H）。
答案：C
8086的以下各种中断中,需要硬件提供中断类型号的只有________.
A.INTO
B.INT n
C. NMI
D.INTR
解析：在8086的各种中断中，只有INTR中断需要硬件提供中断类型号，因为INTR是可屏蔽中断，需要外部设备提供中断类型号。
答案：D
对于8086的软件中断,以下说法中正确的是_____.
A. 所有软件中断的优先级都是相同的
B. 所有软件中断的优先级都可以任意设置
C. 优先级有差别,可以调整
D. 优先级有差别,不可以调整
解析：8086的软件中断优先级有差别，但这些优先级是固定的，不能通过软件调整。
答案：D
下列哪些不是80386的工作方式（）。
A.实方式
B.保护方式
C.流水式
D.虚拟8086方式
解析：80386的工作方式包括实方式、保护方式和虚拟8086方式，流水式不是80386的工作方式。
答案：C
8086/8088指令OUT 80H，AL表示（）
A. 将80H送给AL
B.将80H端口的内容送给AL
C. 将AL的内容送给80H端口
D.将AL内容送给80H内存单元
解析：OUT指令用于将AL寄存器的内容输出到指定的I/O端口。因此，OUT 80H，AL表示将AL的内容送给80H端口。
答案：C
8086执行指令OUT 80H，AL时，（）
A. IORC*为有效电平，即低电平
B. IOWC*为有效电平，即低电平
C. MRDC*为有效电平，即低电平
D. MRDW*为有效电平，即低电平
解析：在执行OUT指令时，IOWC*信号为有效电平（低电平），表示正在进行I/O写操作。
答案：B
8086CPU中，不包含________段寄存器。
A．CS
B．DS
C. SS
D. FS
解析：8086CPU包含CS（代码段）、DS（数据段）和SS（堆栈段）段寄存器，但不包含FS段寄存器。
答案：D
关于8086 最小工作模式的特点描述不正确的是________.
A.所有控制信号由8086提供
B.系统中只有一个8086微处理器
C.MN/MX*引脚接地
D.地址/数据复用引脚为16位
解析：在8086的最小工作模式下，所有控制信号由8086提供，系统中只有一个8086微处理器，地址/数据复用引脚为16位。MN/MX*引脚接高电平（+5V），而不是接地。
答案：C
当8086CPU和奇地址单元交换一个字节数据时，________.
A．AD0为0，BHE为0
B．AD0为0，BHE为1
C. AD0为1，BHE为0
D. AD0为1，BHE为1
解析：当8086CPU与奇地址单元交换一个字节数据时，AD0（地址线0）必须为1，因为奇地址的最低位为1。同时，BHE*（总线高字节允许信号）必须为0，以允许数据在奇地址单元进行交换。因此，正确答案是C。
答案：C
8086CPU为最小模式，当总线请求部件要求占用总线时，发出________.
A.HOLD
B.HLDA
C.INTR
D.INTA
解析：在8086CPU的最小模式下，当总线请求部件要求占用总线时，它会发出HOLD信号。CPU在检测到HOLD信号后，会发出HLDA信号作为响应，表示它已经释放总线控制权。因此，正确答案是A。
答案：A
当总线请求部件受到________信号后，就获得了总线控制权。
A.HOLD
B.HLDA
C.INTR
D.INTA
解析：当总线请求部件收到HLDA信号后，表示8086CPU已经释放总线控制权，总线请求部件获得了总线控制权。
答案：B
在总线请求部件控制总线时期，HOLD和HLDA都保持________。
A.低电平
B.高电平
C.高阻态
D.不变
解析：在总线请求部件控制总线时期，HOLD和HLDA信号都保持高电平，表示总线请求部件正在使用总线。
答案：B
当总线占用部件用完总线后，HOLD变为低电平，于是CPU又重新控制总线，并使HLDA变为________。
A.低电平
B.高电平
C.高阻态
D.不变
解析：当总线占用部件用完总线后，HOLD变为低电平，表示不再需要占用总线，CPU重新控制总线，并使HLDA变为低电平。
答案：A
8086在最小模式下的典型配置，说法正确的是________。
A．地址锁存器只需要锁存AD15~AD0和A19~A16的值
B．地址锁存器8282的STB端接8086的DEN#信号
C．MN/MX*引脚接地
D．ALE信号不能被浮空
解析：ALE（Address Latch Enable）信号是8086CPU提供给地址锁存器的控制信号。在任何一个总线周期的T1状态，ALE输出有效电平（正脉冲），以表示当前地址/数据、地址/状态复用总线上输出的是地址信息。地址锁存器可利用ALE信号的下降沿将地址锁存起来。因此，ALE信号在电路设计中是不能被浮空的，它需要被正确连接以确保地址信息的正确锁存。
答案：D
8086在最小模式下的典型配置，说法不正确的是________。
A．必须配置总线收发器增强数据总线的驱动能力
B．总线收发器用DT/R#控制传输方向
C．总线收发器用DEN#作为控制信号
D．在执行IN指令时，DT/R#为低电平
解析：在最小模式下，不需要配置总线收发器，因为8086直接驱动数据总线。DT/R#控制传输方向，DEN#作为控制信号，在执行IN指令时，DT/R#为低电平。
答案：A
8086在最大模式下的典型配置，说法不正确的是________。
A．必须配置8288总线控制器
B．必须配置地址锁存器
C．必须配置总线收发器增强数据总线的驱动能力
D．MN/MX*引脚接高电平
解析：在8086的最大模式下，必须配置8288总线控制器、地址锁存器和总线收发器以增强数据总线的驱动能力。MN/MX*引脚应接地，而不是接高电平。
答案：D
8086在最大模式下的典型配置，说法正确的是________。
A．8288总线控制器接收来自CPU的S3#、S2#、S1#、S0#信号
B．地址锁存器8282的STB端接8086的ALE信号
C．总线控制器发送DT/R#信号
D．8086CPU直接输出INTA#信号
解析：在最大模式下，8288总线控制器接收来自CPU的S3#、S2#、S1#、S0#信号，地址锁存器的STB端接ALE信号，总线控制器发送DT/R#信号，而INTA#信号由8288总线控制器输出，而不是8086CPU直接输出。
答案：A
根据下面提供的PC机内存中的数据，INT10H中的中断服务程序的入口地址_____。
0000:0040 B3 18 8A CC 4D F8 00 F0-41 A0 38 D4 8A 04 76 F0
0000:0050 C2 D8 94 C6 ED A6 BC D2-71 83 91 A9 6B 4F 6C DD
A.CC8A:18B3
B.18B3:CC8A
C.B318:8ACC
D.C694:D8C2
解析：中断向量表中，INT10H的中断服务程序入口地址存储在0000:0040H开始的4个字节中。根据提供的内存数据，入口地址为CC8A:18B3。
答案：A

第4章存储器

使用256KB×4的存储器芯片组成1MB的存储器系统，其地址线至少需要_____。
A．20条
B． 16条
C．24条
D．12条
解析：要组成1MB的存储器系统，需要使用256KB×4的存储器芯片。1MB等于1024KB，因此需要4片256KB的芯片。每片256KB的芯片需要18条地址线（2^18 = 256K）。由于是4片芯片并联，地址线是共享的，因此总共需要18条地址线。但是，由于题目中的选项没有18条，最接近的是20条，因此选择A。
答案：A
存储器是计算机系统中记忆设备，它主要用来_____。
A．存放数据
B．存放程序
C．存放数据和程序
D．存放微程序

解析：存储器的主要功能是存储数据和程序，因此选项C是正确的。

答案：C

以下哪个不是产生存储器片选信号的方法________。
A．线选法
B．部分译码法
C．全译码法
D．字节扩充法

解析：产生存储器片选信号的方法通常包括线选法、部分译码法和全译码法。字节扩充法不是产生片选信号的方法，而是用于扩展存储器容量的方法。

答案：D

某计算机的主存为3KB，则内存地址寄存器需_____位就足够了。
A．10
B．11
C．12
D．13

解析：3KB等于3072字节，需要12位地址线来表示（2^12 = 4096），因此内存地址寄存器需要12位。

答案：C

8086CPU系统主存储器以______为单位编址。
A.字节
B.字
C.双字
D.八字节

解析：8086CPU系统主存储器以字节为单位编址，即每个地址对应一个字节的数据。

答案：A

计算机的内存可采用_____。
A．RAM和ROM
B．RAM
C．ROM
D．磁盘
解析：计算机的内存通常包括随机存取存储器（RAM）和只读存储器（ROM）。RAM用于存储正在运行的程序和数据，而ROM用于存储固定数据和程序。磁盘是外部存储设备，不属于内存。
答案：A
EPROM是指_____。
A．只读存储器
B．可编程的只读存储器
C．可檫除可编程的只读存储器
D．电可檫除只读存储器
解析：EPROM（Erasable Programmable Read-Only Memory）是一种可擦除可编程的只读存储器，用户可以通过特定设备擦除并重新编程。
答案：C
可编程的只读存储器_____。
A．不一定是可改写的
B．一定是可改写的
C．一定是不可改写的
D、不一定是可读的
解析：可编程的只读存储器（PROM）在出厂时是空白的，用户可以一次性写入数据，但一旦写入后，通常不能更改。
答案：A
下面的说法中，_____是正确的。
A．EPROM是不能改写的
B．EPROM是可改写的，所以也是一种读写存储器
C．EPROM是可改写的，但它不能作为读写存储器
D．EPROM只能写一次
解析：EPROM是可改写的，但它的改写过程需要擦除整个芯片的内容，因此它不能像RAM那样频繁地进行读写操作。
答案：C
PROM存储器是指_____。
A．可以读写的存储器
B．可以由用户一次性写入的存储器
C．可以由用户反复多次写入的存储器
D．用户不能写入的存储器
解析：PROM（Programmable Read-Only Memory）是一种可以由用户一次性写入的存储器，写入后内容通常不能更改。
答案：B
某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线数目为( )。
A.8，512
B.512,8
C.18，8
D.19,8
解析：DRAM芯片的存储容量为512K×8位，其中512K表示地址线需要19位（2^19=524288），8位表示数据线需要8位。因此，地址线数目为19，数据线数目为8。
答案：D
采用高速缓存的目的是______。
A.提高主存速度
B.提高总线传输率
C.使CPU全速运行D.扩大可寻址空间
解析：这是高速缓存的主要目的。通过存储CPU频繁访问的指令和数据，高速缓存能够减少CPU对主存的访问次数，从而提高主存的等效访问速度。
答案：A
采用虚拟存储器的目的是______。
A.提高主存速度　　
B.提高总线传输率
C.使CPU全速运行
D.扩大可寻址空间
解析：虚拟存储器是一种通过将部分硬盘空间作为内存使用的技术，目的是扩大可寻址空间，使得程序可以运行在比实际物理内存更大的地址空间中。
答案：D
连续启动两次独立的存储器操作之间的最小间隔叫______。
A.存取时间
B.读周期
C.写周期
D.存取周期
解析：存取周期是指连续启动两次独立的存储器操作之间的最小间隔时间，包括存取时间和内部处理时间。
答案：D
连接到64000h-6FFFFh地址范围上的存储器是用8k×8RAM芯片构成的，该芯片要______片。
A.8片
B.6片
C.10片
D.12片
解析：地址范围64000h-6FFFFh共有64K个地址（6FFFFh - 64000h + 1 = 10000h = 64K）。每片8k×8RAM芯片提供8K个地址，因此需要64K / 8K = 8片。
答案：A
巳知DRAM2118芯片容量为16K×1位,若组成64KB的系统存储器,则组成的芯片组数和每个芯片组的芯片数为______。
A.2 和 8
B. 1 和 16
C.4和 16
D.4 和 8
解析：64KB的系统存储器需要64K×8位的存储容量。DRAM2118芯片容量为16K×1位，因此每个芯片组需要8个芯片来提供8位数据线。64K×8位的存储容量需要4组这样的芯片组，每组8个芯片。
答案：D
巳知DRAM2118芯片容量为16K×1位,若组成64KB的系统存储器,则组成的芯片组数和每个芯片组的芯片数为______。
A. 2和8
B. 1和16
C. 4和16
D. 4和8
解析：与第16题相同，64KB的系统存储器需要64K×8位的存储容量。DRAM2118芯片容量为16K×1位，因此每个芯片组需要8个芯片来提供8位数据线。64K×8位的存储容量需要4组这样的芯片组，每组8个芯片。
答案：D
某存储器芯片有地址线13根,数据线8根,该存储器芯片的存储容量为______。
A. 15K×8
B. 32K×256
C. 8K×8
D. 32K×8
解析：地址线13根表示有2^13=8192个地址，即8K。数据线8根表示每个地址存储8位数据。因此，存储容量为8K×8位。
答案：C
对存储器访问时，地址线有效和数据线有效的时间关系应该是_____。
A.数据线较先有效
B.二者同时有效
C.地址线较先有效
D.同时高电平
解析：在存储器访问过程中，地址线需要先有效以选择要访问的存储单元，然后数据线才会有效以进行数据的读取或写入。
答案：C
以下哪个器件的存取速度最快？______。
A) CPU寄存器
B) Cache
C) 主存储器
D) 辅助存储器
解析：CPU寄存器的存取速度最快，因为它们直接集成在CPU内部，访问延迟极低。Cache次之，主存储器再次之，辅助存储器（如硬盘）最慢。
答案：A
某一SRAM芯片的容量是512×8位，除电源和接地线外，该芯片的其他引脚最少应为______根。
A.25
B.23
C.21
D.19

解析：9（地址线） + 8（数据线） + 2（控制线） = 19

答案：D

下列说法中正确的是______。
A）1KB=2^20^B
B）1TB=2^20^B
C）1MB=2^20^B
D）1GB=2^20^B

解析：1KB = 2^10 B，1MB = 2^20 B，1GB = 2^30 B，1TB = 2^40 B。因此，正确答案是C。

答案：C

有一SRAM芯片，地址线为A0~A15，数据线为D0~D7，则该芯片的存储容量为（）
A.8KB
B.16KB
C.32KB
D.64KB

解析：地址线A0~~A15共有16根，表示可以寻址2^16个存储单元。数据线D0\~~D7共有8根，表示每个存储单元有8位。因此，存储容量为2^16 × 8位 = 64KB。

答案：D

存储器在计算机中的主要作用是______。
A.只存放程序
B.只存放数据
C.存放程序和数据
D.只存放指令代码

解析：存储器的主要作用是存放程序和数据，因此选项C是正确的。

答案：C

存放的信息不会因断电而丢失，又可以称为______。
A.非易失性存储器
B.随机存取存储器
C.只读存储器
D.半导体存储器

解析：非易失性存储器是指在断电后仍能保持其存储内容的存储器，如ROM、EPROM、EEPROM和闪存等。因此，正确答案是A。

答案：A

若256KB的RAM具有8条数据线，则它具有_________地址线。
A.8
B.12
C.18
D.20

解析：256KB的RAM表示有256 × 1024 = 262,144个存储单元。由于每个存储单元有8位（8条数据线），我们需要确定地址线的数量来寻址这些存储单元。2^18 = 262,144，因此需要18条地址线。

答案：C

与外存相比，内存的特点是__________。
A.容量小、速度快、成本高
B.容量小、速度快、成本低
C.容量大、速度快、成本高
D.容量大、速度慢、成本低

解析：内存（RAM）通常具有较小的容量、较快的访问速度和较高的成本，而外存（如硬盘）则通常具有较大的容量、较慢的访问速度和较低的成本。因此，选项A正确描述了内存的特点。

答案：A

以下________存储器片选信号的方法不会有地址重叠的问题。
A．线选法
B．部分译码法
C．全译码法
D．混合译码法

解析：全译码法通过使用所有的地址线来选择存储器芯片，因此不会出现地址重叠的问题。而线选法和部分译码法可能会导致地址重叠。

答案：C

在存储器的层次化总体结构中，通常将使用最频繁的程序和数据存放在_______。
A. 辅助存储器
B. 内部存储器
C. Cache
D. 以上都不是

解析：在存储器的层次化结构中，Cache是最接近CPU的存储器，用于存放最频繁使用的程序和数据，以提高访问速度。

答案：C

现在使用32K×8b的EPROM芯片27C256组成32K×32b的EPROM子系统。下列哪个说法是错误的_____________。
A. 采用4个27C256芯片
B. 所有27C256芯片的地址信号A14~A0连在一起
C. 所有27C256芯片的芯片允许信号CE#连在一起
D. 所有27C256芯片的数据线O7~O0连在一起

解析：为了组成32K×32b的EPROM子系统，需要4个32K×8b的EPROM芯片。每个芯片提供8位数据，4个芯片并联可以提供32位数据。地址信号A14~A0需要连在一起以确保所有芯片访问相同的地址。芯片允许信号CE#不能连在一起，因为需要分别控制每个芯片的使能，以便在不同的地址范围内选择不同的芯片。数据线O7~O0也不能连在一起，因为每个芯片的数据线需要分别连接到总线的不同部分。

答案：C

现在使用32K×8b的EPROM芯片27C256组成64K×8b的EPROM子系统。下列哪个说法是错误的_____________。
A. 采用2个27C256芯片
B. 所有27C256芯片的地址信号A14~A0连在一起
C. 所有27C256芯片的芯片允许信号CE#连在一起
D. 所有27C256芯片的数据线O7~O0连在一起

解析：为了组成64K×8b的EPROM子系统，需要2个32K×8b的EPROM芯片。每个芯片提供8位数据，2个芯片并联可以提供8位数据。地址信号A14~A0需要连在一起以确保所有芯片访问相同的地址。芯片允许信号CE#不能连在一起，因为需要分别控制每个芯片的使能，以便在不同的地址范围内选择不同的芯片。数据线O7~O0需要连在一起，因为所有芯片的数据线需要连接到总线的相同部分。

答案：C

以下哪个器件的存取速度最快？______。
A. 硬盘
B. Cache
C. DRAM
D. ROM

解析：在给出的选项中，Cache的存取速度最快。Cache是位于CPU和主存之间的高速存储器，用于存储最常访问的数据和指令，以减少访问主存的时间。DRAM和ROM的存取速度次之，硬盘的存取速度最慢。

答案：B

第5章微型计算机和外设的数据传输

通常外设接口中，往往有_____端口才能满足和协调外设工作要求。
A．数据
B．数据、控制
C．数据、控制、状态
D．控制、缓冲

解析：外设接口需要数据端口来传输数据，控制端口来发送控制信号，状态端口来接收设备的状态信息，以确保数据传输的正确性和设备的协调工作。因此，选项C（数据、控制、状态）是正确的。

答案：C

在主机与外围设备进行数据交换时，为解决两者之间的同步与协调、数据格式转换等问题，必须要引入______。
A．数据缓冲寄存器
B．I／O总线
C．I/O接口
D．串并移位器

解析：I/O接口是主机与外围设备之间的桥梁，负责处理数据交换的同步与协调、数据格式转换等问题。因此，选项C（I/O接口）是正确的。

答案：C

CPU与I/O设备间传送的信号有_____。
A.控制信息
B.状态信息
C.数据信息
D.以上三种都有

解析：CPU与I/O设备之间的通信包括控制信息（用于控制设备操作）、状态信息（用于了解设备状态）和数据信息（用于传输数据）。因此，选项D（以上三种都有）是正确的。

答案：D

微处理器从启动外设直到外设就绪的时间间隔内，一直执行主程序直到外设要求服务时才终止。此种传送方式是____。
A．DMA
B．无条件
C．查询
D．中断

解析：查询传送方式是指CPU不断查询外设的状态，直到外设准备好进行数据交换。因此，选项C（查询）是正确的。

答案：C

采用条件传送方式时，必须要有_____。
A．中断逻辑
B．请求信号
C．状态端口
D．类型号

解析：条件传送方式需要通过状态端口来获取外设的状态信息，以确定是否可以进行数据传输。因此，选项C（状态端口）是正确的。

答案：C

I/O与主机信息的交换采用中断方式的特点是_____
A．CPU与设备串行工作，传送与主程序串行工
B．CPU与设备并行工作，传送与主程序串行工作
C．CPU与设备并行工作，传送与主程序并行工作

解析：中断方式下，CPU与外设可以并行工作，即CPU在执行主程序的同时，外设可以独立进行数据处理。当外设准备好数据时，会发出中断请求，CPU暂停当前任务，处理中断服务程序，完成数据传送后再返回主程序。因此，CPU与设备并行工作，传送与主程序串行工作。

答案：B

I/O与主机信息的交换采用DMA方式的特点是_____
A．CPU与设备串行工作，传送与程序串行工作
B．CPU与设备并行工作，传送与主程序串行工作
C．CPU 与设备并行工作，传送与主程序并行工作
D.以上说法都不对

解析：DMA（直接内存访问）方式下，CPU与外设可以并行工作，且数据传送过程不需要CPU的干预，直接在内存和外设之间进行。因此，CPU与设备并行工作，传送与主程序并行工作。

答案：C

当采用_____输入操作情况时，除非计算机等待，否则无法传送数据给计算机
A．程序查询方式
B．中断方式
C．DMA 方式
D.无条件

解析：在程序查询方式下，CPU需要不断查询外设的状态，只有在确认外设准备好后，才能进行数据传送。如果CPU不等待，就无法确保数据的正确传送。

答案：A

在查询方式下输入/输出时,在I/O接口中设有_____,通过它来确定I/O设备是否准备好。

A．状态寄存器
B．数据输入寄存器
C．控制寄存器
D．数据输出寄存器

解析：在查询方式下，I/O接口中设有状态寄存器，CPU通过读取状态寄存器来确定I/O设备是否准备好进行数据传输。

答案：A

在下述几种输入/输出中,比较适宜使用DMA传送方式的是_____。

A．磁盘输入输出操作
B．字符打印机操作
C．快速而少量的数据采集
D．数据量少而频繁的数据传送

解析：DMA传送方式适用于需要高速、大量数据传输的场合，如磁盘输入输出操作，因为这些操作涉及的数据量大，且传输速度要求高。

答案：A

对于开关型设备的控制，适合采用的I/O传送方式是( )。
A.无条件
B.查询
C.中断
D.DMA
解析：开关型设备通常只需要简单的控制信号，因此无条件传送方式（即CPU直接发送控制信号，不需等待设备状态）是最适合的。
答案：A
CPU与外设间数据传送的控制方式有( )
A.中断方式　
B.程序控制方式
C.DMA方式
D.以上三种都是
解析：CPU与外设间数据传送的控制方式包括中断方式、程序控制方式（如查询方式）和DMA方式。
答案：D
在查询传送方式中，CPU要对外设进行读出或写入操作前，必须先对外设_______.
A.发控制命令
B.进行状态检测
C.发I/O端口地址
D.发读/写命令
解析：在查询传送方式中，CPU需要先检测外设的状态，确认外设准备好后，才能进行读出或写入操作。
答案：B
在计算机与外设之间传送数据时，占用CPU时间最长的传送方式是（）。
A．查询
B.中断
C.DMA
D.IO处理机
解析：查询传送方式中，CPU需要不断轮询外设状态，直到外设准备好，因此占用CPU时间最长。
答案：A
采用中断方式为外部设备服务的优点包括___________.
A. 提供可靠的数据传输服务和简化硬件接口
B. 提高CPU的效率和提供可靠的数据传输服务
C. 提高CPU的效率和加强实时处理能力
D. 加强实时处理能力和简化硬件接口
解析：中断方式可以提高CPU的效率，因为它允许CPU在等待外设时执行其他任务，同时也能加强实时处理能力。
答案：C
地址译码器的输出一般可为接口的( )信号。
A．片选
B．数据输入
C．地址
D．控制
解析：地址译码器的输出通常用于选择特定的接口或芯片，即片选信号。
答案：A
8086CPU在执行IN AL，DX指令时，DX寄存器的内容输出到________。
A.地址总线
B.数据总线
C.控制总线
D.AL寄存器
解析：IN AL, DX指令用于从I/O端口读取数据到AL寄存器，DX寄存器的内容（即I/O端口地址）会输出到地址总线。
答案：A
8086PC机在和I/O端口输入输出数据时，I/O数据须经__________传送。
A．AL
B. AX
C. AL或AX
D. 任意一个通用寄存器
解析：8086CPU在和I/O端口进行数据传送时，数据可以传送到AL寄存器（8位数据）或AX寄存器（16位数据），具体取决于I/O端口的位宽。
答案：C
在CPU与外设进行数据传送时，下列___________方式可提高系统的工作效率。
A．查询方式
B．中断方式
C．无条件方式
D.以上三种都是
解析：中断方式可以提高系统的工作效率，因为它允许CPU在等待外设时执行其他任务，而不是像查询方式那样不断轮询外设状态。
答案：B
程序查询I/O的流程总是按___________的次序完成一个字符的传输。
A.写数据端口，读/写控制端口
B.读状态端口，读/写数据端口
C.写控制端口，读/写状态端口
D.随I/O接口的具体要求而定。
解析：程序查询I/O的流程通常是先读取状态端口以检查外设是否准备好，然后根据状态进行数据端口的读写操作。
答案：B
对输入端口，应具有下面_______。
A．数据缓冲功能
B．数据锁存功能
C．同时具有数据缓冲功能和数据锁存功能
D．缓冲功能和锁存功能中任一种
解析：输入端口通常需要具有数据缓冲功能，以确保数据在传输过程中不会丢失，同时可能也需要数据锁存功能，以确保数据在CPU读取之前保持稳定。
答案：C
简单外设作为输出设备时，由于外设的速度比较慢，所以接口电路使用_____和数据总线相连。
A．数据锁存器
B.数据缓冲器
C.端口译码器
D.中断屏蔽器
解析：简单外设作为输出设备时，由于外设的速度较慢，接口电路需要使用数据锁存器来保持数据，直到外设能够处理。
答案：A
有一微机系统，采用CPU的低12位地址线A11~A0作为输入输出口的地址线，系统中接口片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应该__________。
A. A11~A0
B. A11~A4
C. A11~A3
D. A11~A2
解析：接口片内部有16个端口地址，需要4位地址线（2^4=16）来选择这些端口。因此，地址译码器的输入地址线应该是A11~A4。
答案：B
以下叙述中，不属于接口功能的是( )
A.实现数据格式的转换
B.实现数据传送的缓冲作用，使主机、外设速度匹配
C.提供接口的状态，以便CPU查询
D.实现地址变换，形成物理地址
解析：接口的主要功能包括数据格式的转换、数据传送的缓冲、提供接口状态等。地址变换通常由系统总线控制器完成，而不是接口的功能。
答案：D

第6章串并行通信和接口技术

数据发送时，每个数据的移位输出是在TXC______实现的。
A．高电平
B．低电平
C．上升沿
D．下降沿
解析：在8251A串行通信控制器中，数据的移位输出是在发送时钟（TXC）的下降沿实现的。这意味着，当TXC信号从高电平变为低电平时，数据会从并行格式转换为串行格式，并通过发送数据线（TxD）逐位发送出去。这个过程是串行通信中的关键步骤，确保了数据的正确传输。因此，选项D“下降沿”是正确答案。
答案：D
异步通信中下一个字符开始，必须以高电压变成低电压的______作为标志。
A．下降沿
B．低电平
C．负脉冲
D．正脉冲
解析：在异步通信中，起始位标志着下一个字符的开始，它通常是一个从高电平到低电平的下降沿。
答案：A
在异步串行输入/输出接口中，实现并行数据与串行数据的转换的主要功能部件是______。
A．发送和接收移位寄存器
B．波特率发生器
C．发送和接收数据缓冲器
D．控制字寄存器
解析：在异步串行通信中，发送和接收移位寄存器负责将并行数据转换为串行数据，反之亦然。
答案：A
8251A C/D*、RD*、WR*、CS*为_____表示微处理器向8251A输出数据。
A． 0100
B．0010
C．0110
D．0101
解析：当C/D*为低电平（0），RD*为高电平（1），WR*为低电平（0），CS*为低电平（0）时，表示微处理器向8251A输出数据。0100
答案：A
若8251A C/D*、RD*、WR*、CS*为______表示处于高阻状态。
A．1110
B．1010
C．1100
D．1000
解析：当C/D*为高电平（1），RD*为高电平（1），WR*为高电平（1），CS*为低电平（0）时，8251A处于高阻状态。
答案：A
8251A C/D*、RD*、WR*、CS*为_______表示微处理器读8251A输入的数据。
A．0010
B．1010
C．0011
D．0111
解析：当C/D*为低电平（0），RD*为低电平（0），WR*为高电平（1），CS*为低电平（0）时，表示微处理器读取8251A输入的数据。
答案：A
常用总线RS —232C 是属于______总线。
A．片总线
B．内总线
C．外总线
D．地址总线
解析：RS-232C是一种常用的串行通信接口标准，主要用于计算机与外部设备之间的通信，因此它属于外总线。
答案：C
串行异步通信的实现,必须作到_____。
A．通信双方有同步时钟的传送,以实现同步
B．一块数据传送结束时,用循环冗余校验码进行校验
C．以字符为传送信息的单位,按约定配上起始位、停止位和校验位
D．块与块间用同步字符01111110隔开
解析：串行异步通信的特点是每个字符独立发送，并且每个字符都带有起始位、停止位和校验位，以便接收方能够正确识别和解码数据。
答案：C
异步串行通信的主要特点是_____。
A．传送的每个字符是独立发送的
B．通信双方不需要同步
C．字符之间的间隔时间应相同
D．传送的数据中不含有控制信息
解析：异步串行通信的主要特点是每个字符独立发送，字符之间的时间间隔可以不同，且通信双方不需要共享相同的时钟信号。
答案：A
RS-232C标准的电气特性规定逻辑”0”电平为_____。
A．0~0.4V
B．0~0.8V
C．-3V~-15V
D．+3V~+15V
解析：RS-232C标准规定逻辑”0”电平为+3V到+15V。
答案：D
若使8251A工作于内部同步，内部不复位，出现TE、OE、PE标志，复位许接收和发送，正常工作条件下，其命令指令字为_____。
A．10010111B
B．11110111B
C．00111011B
D．01110111B
解析：
答案：D
8251中，输入控制发送器数据速率的时钟TXC频率可以是数据传送波特率的____倍。
A．1、16、64
B．1、32、64
C．16、32、64
D．16、64、128
解析：在8251中，发送器数据速率的时钟TXC频率可以是数据传送波特率的1、16或64倍。
答案：A
在可编程通信接口电路Intel8251的接口信号中,有同CPU接口的,有同外部装置接口。下面四个信号中,哪个不是同CPU接口的?
A．CS*
B．RxD
C．DB0
D．TxRDY
解析：RxD（接收数据）信号是用于与外部设备通信的信号，而不是与CPU接口的信号。
答案：B
波特率因子n=64时,8251的RxD检测到电平由高到低的变化后，需要______时钟再次检测RxD，仍为低电平才是启动位。
A．0
B．16
C．32
D．64
解析：当波特率因子n=64时，半个波特率时钟周期就是64/2 = 32个时钟周期。因此，8251在RxD检测到电平由高到低的变化后，需要等待32个时钟周期再次检测RxD，如果仍为低电平，则确认是启动位。
答案：C
在异步通信中，数据通信格式是______。
A．1个起始位，5~8个字符位，可选的奇偶校验位，1个停止位
B．1个起始位，5~8个字符位，可选的奇偶校验位，1或2个停止位
C．1个起始位，5~8个字符位，可选的奇偶校验位，1、1.5或2个停止位
D．1个起始位，可选的奇偶校验位，5~8个字符位，1、1.5或2个停止位
解析：异步通信的数据格式通常包括1个起始位，5到8个数据位，可选的奇偶校验位，以及1、1.5或2个停止位。
答案：C
若传送率为1200,波特率因子n=16,则收、发时钟(RxC.TxC)的频率为_______。
A．2400Hz
B．19.2KHz
C．20KHz
D．1MHz
解析：收、发时钟的频率等于传送率乘以波特率因子。因此，1200 * 16 = 19200Hz，即19.2KHz。
答案：B
8251A的方式控制字（即模式字)的作用是______ 。
A．决定8251的数据格式
B．决定8251的数据格式和传送方向
C．决定8251何时收发
D．以上都不对
解析：8251A的方式控制字用于设置数据格式（如数据位数、停止位数、校验方式等）和传送方向（发送或接收）。
答案：B
设串行异步通信的数据格式是:1位停止位,7位数据位,1位校验位,1位起始位,若传输率为2400位/秒,则每秒传输的最大字符个数为______。
A．10个　　
B. 110个
C．120个　
D．240个
解析：每个字符的总位数为1（起始位）+ 7（数据位）+ 1（校验位）+ 1（停止位）= 10位。因此，每秒传输的最大字符个数为2400位/秒 ÷ 10位/字符 = 240字符/秒。
答案：D
在数据传输率相同的情况下，同步传输率高于异步传输速率的原因是______ 。
A.附加的冗余信息量少
B.发生错误的概率小
C.字符成组传送，间隔少
D.由于采用CRC循环码校验
解析：同步传输不需要每个字符都包含起始位和停止位，因此附加的冗余信息量少，传输效率更高。
答案：A
异步传送中，CPU了解8251A是否接收好一个字符数据的方法是______。
A.CPU响应8251A的中断请求
B.CPU通过查询请求信号RTS
C.CPU通过程序查询RxD接收线状态
D.CPU通过程序查询RxRDY信号状态
解析：在异步传送中，CPU通过查询RxRDY信号状态来了解8251A是否接收好一个字符数据。RxRDY信号在接收缓冲区有数据时变为高电平，通知CPU可以读取数据。
答案：D
异步方式下，方式指令字的D1D0为01，若收发的时钟TXC、RXC为4800HZ，则输入、输出数据速率为_____波特。
A．300
B．4800
C．2400
D．3000
解析：方式指令字的D1D0为01表示波特率因子为1。因此，输入、输出数据速率为时钟频率除以波特率因子，即4800Hz
答案：B
当方式指令字的D1D0=10，TXC、RXC的频率为19.2KHZ，则相应产生的异步数据率为_____波特。
A．2400
B．1200
C．4500
D．3600
解析：方式指令字的D1D0为10表示波特率因子为16。因此，异步数据率为时钟频率除以波特率因子，即19.2KHz / 16 = 1200波特。
答案：B
异步串行通信中的波特率是指_________。
A.每秒钟传送的字符数
B.每秒钟传送的字节数
C.每秒钟传送的字数
D.每秒钟传送的二进制位数
解析：波特率是指每秒钟传送的二进制位数，它是衡量数据传输速率的一个重要指标。
答案：D
数据传输率与传输距离成_______。
A.相等
B.不相等
C.正比
D.反比
解析：数据传输率与传输距离通常成反比关系，即传输距离越远，数据传输率越低。
答案：D
下列哪些是RS232的信号引脚（）
A.RTS#
B.CS#
C.TxD
D.RxD
解析：RS232标准定义了多个信号引脚，其中包括RTS（请求发送）、TxD（发送数据）和RxD（接收数据）。CS#（片选信号）不是RS232的信号引脚。
答案：A, C, D
8251芯片中的下面四个信号中,哪个是同来自于CPU发送的信号?
A．TxD
B．RxD
C．CTS*
D．CS*
解析：TxD（Transmit Data）是CPU发送给8251芯片的信号，用于传输数据。RxD（Receive Data）是8251芯片接收到的信号，CTS*（Clear to Send）是外部设备发送给8251的信号，CS*（Chip Select）是CPU发送给8251的信号，用于选择芯片。
答案：D
8255的A口工作在方式1输入时，其中断允许控制位INTE的开/关是通过对____。的按位置位/复位操作完成的。
A. PC0
B. PC2
C. PC4
D. PC6
解析：在8255的工作方式1中，A口的中断允许控制位INTE的开/关是通过对PC4的按位置位/复位操作完成的。
答案：C
8255的B口工作在方式1输入时，其中断允许控制位INTE的开/关是通过对____。的按位置位/复位操作完成的。
A. PC0
B. PC2
C. PC4
D. PC6
解析：在8255的工作方式1中，B口的中断允许控制位INTE的开/关是通过对PC2的按位置位/复位操作完成的。
答案：B
8255有三种工作方式——方式0、方式1和方式2，其中方式2能用于_______。
A.端口A
B.端口B
C.端口C
D.端口A、B、C都可以
解析：8255的工作方式2是一种双向传输方式，仅适用于端口A。
答案：A
8255A能实现双向传送功能的工作方式为_______。
A．方式0
B．方式1
C．方式2
D．方式3
解析：8255A的工作方式2支持双向数据传输，适用于端口A。
答案：C
8255A在方式0工作时，端口A、B和C的输入输出可以有____种组合。
A．4
B．8
C．16
D．6
解析：总的组合数是A口的设置数（2）乘以B口的设置数（2）再乘以C口的设置数（4），即2 * 2 * 4 = 16种组合。

答案：B
8255A引脚信号WR*=0，CS*=0，A1=1，A0=1时，表示_______。
A.CPU向数据口写数据
B.CPU向控制口送控制字
C.CPU读8255A控制口
D.无效操作
解析：WR*=0：表示写操作正在进行。在8255A中，当WR信号为低电平时，表示CPU正在向选定的端口或寄存器写入数据。CS=0：芯片选择信号为低电平，意味着8255A芯片被选中，可以接受CPU的读写操作。A1=1 和 A0=1：这两个地址线信号共同决定了CPU访问的是8255A中的哪个部分。具体来说，当A1和A0都为1时，CPU访问的是8255A的控制寄存器。综合以上信号，我们可以得出结论：CPU正在向8255A的控制寄存器写入数据，也就是向控制口发送控制字。这个控制字用于设置8255A的工作方式和各个端口的输入输出方向。
答案：B
当8255A工作在方式1输出时，通知外设将数据取走的信号是_______。
A.ACK*
B.INTE
C.OBF*
D.IBF
解析：在方式1输出时，OBF*（Output Buffer Full）信号用于通知外设数据已经准备好，可以取走。
答案：C
Intel 8255A使用了_______个端口地址。
A.1
B.2
C.3
D.4
解析：8255A有三个端口（A、B、C）和一个控制寄存器，因此需要4个端口地址。
答案：D
8255A中即可以作数据输入、输出端口，又可提供控制信息、状态信号的端口是_______。
A.B口
B.A口
C.C口　
D.以上三个端口均可以
解析：端口C既可以作为数据端口使用，也可以用于提供控制信息和状态信号。
答案：C
8255的_______一般用作控制或状态信息传输。
A．端口A
B．端口B
C．端口C
D．端口C的上半部分
解析：端口C通常用于传输控制或状态信息，特别是在方式1和方式2中。
答案：C
8255A的PA口工作在方式1，PB口工作在方式1时，其PC端口_____。
A．用作两个4位I/O端口
B．部分引脚作联络，部分引脚作I/O线
C．全部引脚均作联络信号
D．作8位I/O端口，引脚都为I/O线
解析：当8255A的PA口和PB口都工作在方式1时，PC端口的部分引脚会被用作联络信号，用于控制和状态信息的传输，而其余引脚仍可用作I/O线。
答案：B
8255A中的工作方式控制字一定_____。
A．不等于80H
B．等于80H
C．大于等于80H
D．小于等于80H
解析：8255A工作方式控制字的最高位D7固定为1，所以一定是大于等于80H的
答案：C
设8225A组工作方式1，B组工作方式1，A口输出，B口输入，设计工作方式选择字为_____。
A．10110110B
B．00110110B
C．10100110B
D．10100100B
解析：根据题目要求，A组工作在方式1输出，B组工作在方式1输入，对应的工作方式选择字应为10100110B 。
答案：C
串行同步传送时，每一帧数据都是由_________开头的。
A．高电平
B．低电平
C．起始位
D．同步字符
解析：在串行同步传送中，每一帧数据通常以同步字符开头，以确保接收端能够正确识别数据的开始。
答案：D
可编程通信接口芯片8251A________。
A.可用作并行接口
B.仅可用作异步串行接口
C.仅可用作同步串行接口
D.可用作同步、异步串行接口
解析：8251A是一种可编程通信接口芯片，支持同步和异步串行通信，但不支持并行通信。
答案：D
8255A的方式控制字为80H，其含义为_________。
A．A、B、C口全为方式0输入方式
B．A、B、C口全为方式0输出方式
C．A口为方式2输出方式，B、C口全为方式0输出方式
D．A、B口全为方式0输出方式，C口任意
解析：8255A的方式控制字80H表示A、B口全为方式0输出方式，C口可以任意配置。
答案：D
8255A中，A端口,方式1输入没有用到的引脚有（）:
A.INTR
B.STB#
C.IBF
D.ACK#
解析：在8255A的A端口工作在方式1输入时，STB#（Strobe）和IBF（Input Buffer Full）是用于输入的联络信号，INTR（Interrupt Request）用于中断请求，而ACK#（Acknowledge）是用于输出的联络信号，因此在输入模式下没有使用。
答案：D

第7章中断控制器

8259A要求无论采用何种触发方式，中断请求信号的高电平状态保持到_____。
A．第二个中断响应信号INTA有效后
B．第二个中断响应信号INTA有效之前
C．第一个中断响应信号INTA有效之后
D．第一个中断响应信号INTA有效之前

解析：8259A在中断处理过程中，中断请求信号的高电平状态需要保持到第一个中断响应信号INTA有效之后，以确保中断请求被正确识别和处理。
答案：C

普通结束EOI命令用于_____方式中的中断结束。
A．完全嵌套
B．自动循环
C．特殊循环
D．特殊屏蔽

解析：普通结束EOI命令用于完全嵌套方式中的中断结束，这种方式下，中断处理程序在完成中断服务后发送EOI命令，通知8259A中断处理已经完成。
答案：A

在正常EOI方式下中断结束命令是清除_____中的某一位。
A．IRR
B.ISR
C.IMR
D.程序状态字

解析：在正常EOI方式下，中断结束命令是清除ISR（In-Service Register）中的某一位，表示该中断服务已经完成。
答案：B

初始化时8259A没有优先管理方式编辑时，由8259A自动进入______方式。
A．自动循环
B．完全嵌套
C．单字节
D．特殊屏蔽

解析：初始化时，如果8259A没有设置优先管理方式，它将自动进入完全嵌套方式，这是默认的优先级管理方式。
答案：B

当多片8259A级联使用时，对于主8259A，采用______优先管理方式
A．完全嵌套
B．特殊全嵌套
C．自动循环
D．特殊循环
解析：在多片8259A级联使用时，主8259A通常采用特殊全嵌套优先管理方式，以确保能够正确处理来自从片的多个中断请求。
答案：B
8259A中IRR是______。
A.中断请求寄存器
B.中断服务寄存器
C.中断优先级裁决器
D.中断屏蔽寄存器

解析：IRR（Interrupt Request Register）是8259A中的中断请求寄存器，用于记录所有未被屏蔽的中断请求信号。
答案：A

8259A中IMR是______。
A.中断请求寄存器
B.中断服务寄存器
C.中断优先级裁决器
D.中断屏蔽寄存器
解析：IMR（Interrupt Mask Register）是8259A中的中断屏蔽寄存器，用于屏蔽特定的中断请求，使其不被处理。
答案：D
8259A中ISR是______。
A.中断请求寄存器
B.中断服务寄存器
C.中断优先级裁决器
D.中断屏蔽寄存器

解析：ISR（In-Service Register）是8259A中的中断服务寄存器，用于记录当前正在处理的中断请求。
答案：B

8259A中PR是______。
A.中断请求寄存器
B.中断服务寄存器
C.中断优先级裁决器
D.中断屏蔽寄存器

解析：PR（Priority Resolver）是8259A中的中断优先级裁决器，用于确定哪个中断请求具有最高的优先级。
答案：C

8259A可编程中断控制器的中断服务寄存器ISR用于______。
A.记忆正在处理中的中断
B. 存放从外设来的中断请求信号
C.允许向CPU发中断请求
D.禁止向CPU发中断请求

解析：ISR（In-Service Register）用于记录当前正在处理的中断，以便在处理完当前中断后，能够正确地处理其他中断请求。
答案：A

8259的OCW1——中断屏蔽字_____设置。
A．可允许多次
B．只允许一次
C．在ICW之前
D．仅屏蔽某中断源时

解析：OCW1（Operation Command Word 1）用于设置中断屏蔽字，可以多次设置以更新屏蔽状态，因此选项A正确。
答案：A

8259中断屏蔽寄存储器的作用是______。
A.禁止CPU响应外设的中断请求
B.禁止外设向CPU发中断请求
C.禁止软中断请求
D.禁止NMI中断请求

解析：中断屏蔽寄存器用于设置和屏蔽不同中断请求的优先级。通过对中断屏蔽寄存器的配置，可以决定哪些中断请求可以被接受和处理，哪些中断请求应被屏蔽。具体来说，当中断屏蔽寄存器的某一位被设置为1时，对应的中断源产生的中断请求将被屏蔽，即禁止该中断源向CPU发送中断请求。相反，当某一位被设置为0时，对应的中断源产生的中断请求将被允许。
答案：B

要仅禁止8259A的IR0的中断请求，则其中断屏蔽操作指令字OCW1应为______。
A．80H
B．28H
C．E8H
D．01H

解析：要仅禁止IR0的中断请求，需要将OCW1的第0位置1，其余位保持0，因此OCW1应为01H。
答案：D

若8259A工作在优先级自动循环方式,则IRQ4的中断请求被响应并且服务完毕后,优先权最高的中断源是_______。
A．IRQ3
B．IRQ5
C．IRQ0
D．IRQ4

解析：在优先级自动循环方式下，IRQ4的中断请求被响应并服务完毕后，优先权会自动循环到下一个中断源，即IRQ5。
答案：B

PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ5的中断类型号是 _______
A．70H
B．73H
C．75H
D．77H

解析：ICW2用于设置中断类型号的基础值，IRQ5的中断类型号为ICW2 + 5，即70H + 5 = 75H。
答案：C

PC/XT机中若对从片8259A写入的ICW2是70H，则该8259A芯片的IRQ5的中断矢量存储的地址是______。
A．75H
B．280H
C．300H
D．1D4H

解析：中断矢量存储的地址是中断类型号乘以4，即75H * 4 = 1D4H。
答案：D

3片8259A级联起来，可管理______ 级中断。
A．24
B．22
C．20
D．16

解析：n为芯片数量，中断级数=8n-(n-1)
答案：B

要管理64级可屏蔽中断，需要级联的8259A芯片数为______。
A.4片
B.8片
C.10片
D.9片

解析：计算方法同上
答案：D

一个8259可提_____个中断类型号。
A．1
B．8
C．16
D．64

解析：一个8259可以提供8个中断类型号，对应其8个中断请求输入（IR0-IR7）。
答案：B

以下说法正确的是______。
A．在级联的方式下，可以在主片采用中断自动结束方式
B．在电平触发方式中，中断请求信号必须在得到响应后及时撤销
C．在级联的方式下，主片可以不设置ICW3，但从片必须设置
D．中断服务子程序发出中断结束命令，马上返回断点

解析：
A．这个说法不完全准确。在级联方式下，一般不采用中断自动结束方式。因为自动结束方式可能会因为嵌套结构的问题而导致错误。在级联系统中，通常会在中断服务结束时向主片和从片分别发送中断结束命令（EOI），以确保正确地管理中断嵌套和优先级。

B．这个说法是正确的。在电平触发方式中，中断请求信号（IRx）必须保持有效电平直到中断得到响应，并且在中断响应后应及时撤销该请求信号。如果不及时撤销，可能会导致CPU重复响应同一个中断请求，出现重复中断现象。

C．这个说法不完全准确。在级联方式下，主片和从片都需要设置ICW3，但它们的设置内容不同。主片的ICW3用于指定哪些IRx引脚连接了从片，而从片的ICW3用于指定它是哪个主片的从片以及连接到了主片的哪个IRx引脚。如果系统中只有单片8259A，则无需设置ICW3。

D．这个说法不完全准确。中断服务子程序在发出中断结束命令（EOI）后，还需要执行一些清理工作，比如恢复寄存器和堆栈等，然后才能返回断点继续执行主程序。中断结束命令只是告诉8259A中断处理已经完成，但并不意味着中断服务子程序可以立即返回。

答案：B

在中断方式下，外设数据输入到内存的路径是______。
A．外设→数据总线→内存
B．外设→数据总线→CPU→内存
C．外设→CPU→DMAC→内存
D．外设→I∕O接口→CPU→内存

解析：在中断方式下，外设数据通过I/O接口发送到CPU，CPU再通过数据总线将数据存储到内存中。
答案：B

不是中断请求的引入方式的是______。
A．电平触发
B．边沿触发方式
C．查询方式
D．手动方式

解析：中断请求的引入方式通常包括电平触发和边沿触发，查询方式通常用于轮询而非中断。
答案：C

不是中断结束方式的是______。
A．自动结束中断方式
B．随机结束中断方式
C．特殊结束中断方式
D．普通结束中断方式

解析：中断结束方式包括自动结束、特殊结束和普通结束，随机结束不是标准的中断结束方式。
答案：B

不是中断优先级设置方式的是______。
A．优先级随机循环方式
B．特殊全嵌套方式
C．优先级自动循环方式
D．普通全嵌套方式

解析：中断优先级设置方式包括特殊全嵌套、优先级自动循环和普通全嵌套，优先级随机循环不是标准的中断优先级设置方式。
答案：A

当多片8259A级联使用时，对于主8259A，级联信号CAS0-CAS2是____，对于从8259A级联信号CAS0-CAS2是______。
A．输入信号，输出信号
B．输出信号，输入信号
C．输入信号，输入信号
D．输出信号，输出信号

解析：在多片8259A级联使用时，主8259A的级联信号CAS0-CAS2是输出信号，用于向从片发送选择信号；从8259A的级联信号CAS0-CAS2是输入信号，用于接收主片的选择信号。
答案：B

当用8259A中断控制器时，其中断服务程序执行EOI命令的作用是______。
A. 屏蔽正在被服务的中断，使其不再发出中断请求
B. 清除该中断服务寄存器中的对应位，以允许同级或低级的中断能被响应
C. 清除该中断请求寄存器中的对应位，以免重复响应该中断。
D. 判定优先级

解析：EOI（End of Interrupt）命令用于通知8259A中断服务已经完成，清除ISR中的对应位，允许同级或低级的中断请求被响应。
答案：B

8088/8086CPU在响应8259的中断过程中，连续执行两个INTA*中断响应周期，第二个中断响应周期是______。
A. 读取8259中OCW3的内容
B. 读取8259中断屏蔽寄存器的内容
C. 读取中断类型码
D. 清除中断申请寄存器IRRi

解析：在第二个中断响应周期中，CPU读取8259A提供的中断类型码，以便确定中断服务程序的入口地址。
答案：C

特殊屏蔽方式要解决的主要问题是______。
A.屏蔽所有中断
B.设置最低优先级
C.开放低级中断
D.响应同级中断

解析：特殊屏蔽方式主要用于在处理某个中断时，允许低级中断的响应，即使当前中断服务程序尚未完成。
答案：C

在PC机中，启动硬中断服务程序执行的是______。
A．主程序中安排的中断指令
B．中断控制器发出的中断请求信号
C．主程序中安排的转移指令
D．主程序中安排的调用指令

解析：硬中断服务程序的执行是由中断控制器发出的中断请求信号触发的，而不是主程序中的指令。
答案：B

通常情况下，一个外中断服务程序保护中断现场后的第一条指令是STI，其目的是______。
A．开放所有屏蔽中断
B．允许低一级中断响应
C．允许高一级中断响应
D．允许同一级中断响应

解析：STI指令用于开放中断，允许CPU响应其他中断请求，通常在保护中断现场后执行，以确保其他中断能够被及时处理。
答案：A

执行返回指令，退出中断服务程序，这时返回地址来自________。
A．ROM区
B．程序计数器
C．堆栈区
D．CPU的暂存寄存器

解析：执行返回指令时，中断服务程序的返回地址从堆栈区中弹出，堆栈区保存了中断发生前的程序计数器值。
答案：C

如果有多个中断请求同时发生，系统将根据它们的优先级高低，响应优先级最高的中断请求，若要调整响应顺序,则应使用________。
A．中断嵌套
B．中断响应
C．中断屏蔽
D．中断向量

解析：中断屏蔽可以通过设置中断屏蔽寄存器来调整中断请求的响应顺序，允许或禁止某些中断请求。
答案：C

PC机中，确定硬中断的服务程序入口地址的是
A．主程序中的调用指令
B．主程序中的转移指令
C．中断控制器发出的类型码
D．中断控制器中的中断服务寄存器

解析：中断控制器发出的类型码用于确定硬中断服务程序的入口地址，CPU根据这个类型码查找中断向量表。
答案：C

8259A应用中，需对IR5，IR3进行屏蔽，操作命令字OCW1应写入
A. D7H
B．28H
C．53H
D．35H

解析：0010，1000
答案：B

下列哪些寄存器是8259A奇地址（）
A.ICW1 偶
B.ICW2 奇
C.OCW2 偶
D.OCW3 偶
解析：见选项
答案：B

第8章 DMA控制器

用DMA方式传送数据时，是由_____控制的。
A．CPU
B．软件
C．CPU+软件
D．DMA控制器
解析：DMA（Direct Memory Access）方式传送数据时，是由DMA控制器直接控制数据传输，而不需要CPU的干预。
答案：D
Intel 8237有_____个完全独立的DMA通道。
A．1
B．2
C．4
D．8
解析：Intel 8237 DMA控制器提供了4个完全独立的DMA通道，用于高效的数据传输。
答案：C
8237A的内部结构中没有_____。
A.外寄存器
B.4个独立的DMA通道
C.控制逻辑单元
D.缓冲器
解析：8237A的内部结构包括4个独立的DMA通道、控制逻辑单元等，但不包括外寄存器。
答案：A
8237A中每个通道都没有以下那个功能_____。
A.级联传送
B.数据块传送
C.请求传送
D.字节传送
解析：8237A的每个通道都支持数据块传送、请求传送和字节传送，但不支持级联传送。
答案：A
8237A中DB7~DB0是_____。
A.分时复用的三态数据/地址线
B. 三态输出地址线
C. 双向三态地址线
D. 控制线
解析：在8237A中，DB7~DB0是分时复用的三态数据/地址线，用于在不同的时钟周期传输数据或地址信息。
答案：A
8237A中A7~A4是_____。
A.分时复用的三态数据/地址线
B.三态输出地址线
C.双向三态地址线
D.控制线
解析：在8237A中，A7~A4是三态输出地址线，用于输出高4位地址信息。
答案：B
8237A中A3~A0是_____。
A.分时复用的三态数据/地址线
B.三态输出地址线
C.双向三态地址线
D.控制线
解析：在8237A中，A3~A0是分时复用的三态数据/地址线，用于在不同的时钟周期传输数据或地址信息。
答案：C
在DMA方式下，外设数据输入到内存的路径是 _____。
A.外设→CPU→DMAC→内存　
B.外设→DMAC→内存
C.外设→CPU→存储器D.外设→数据总线→存储器
解析：在DMA方式下，外设数据直接通过DMA控制器（DMAC）传输到内存，不需要经过CPU。
答案：B
在DMA传送过程中完成数据传送功能是由_____。
A．CPU执行从存储器读出的指令
B．CPU直接控制外部设备与存储器
C．DMAC执行从存储器读出的指令
D．外部设备中的控制部件直接控制
E．DMAC的硬件直接控制
解析：在DMA传送过程中，数据传送功能是由DMA控制器（DMAC）的硬件直接控制的，不需要CPU的干预。
答案：E
在采用DMA方式的I/O系统中，其基本思想是在以下部件或设备之间建立直接的数据通路，这指的是_____。
A．CPU与外围设备
B．主存与外围设备
C．外设与外设
D．CPU与主存
解析：DMA方式的基本思想是在主存与外围设备之间建立直接的数据通路，以实现高效的数据传输。
答案：B
在DMA方式下，CPU与总线的关系是_____。
A.只能控制地址总线
B.只能部分控制总线
C.只能控制数据线
D.相互成短接状态
解析：在DMA方式下，CPU在DMA传输期间不控制总线，总线由DMA控制器（DMAC）控制，因此CPU与总线处于相互短接状态。
答案：D
8237A的IOR*和IOW*是_____。
A.输入信号
B.输出信号
C.双向信号
D.悬空
解析：在8237A中，IOR和IOW是输出信号，用于控制外部设备的读写操作。
答案：B
8237A芯片在DMA传输时，每传输一个字节，当前字节计数器的值自动减1，当______时候，产生计算结束信号EOP*。
A.0
B.1
C.由0减到FFFFH
D.以上都不对
解析：看书或者ppt
答案：C
以下说法正确的是_____。
A.8237A不能进行内存到内存的传输
B.8237A在内存到内存的传输要1个总线周期
C.8237A在内存到内存的传输中，固定使用通道0和通道1
D.8237A在内存到内存的传输中，只需要一个通道
解析：8237A可以进行内存到内存的传输，且在内存到内存的传输中，固定使用通道0和通道1，并且需要两个总线周期来完成一次传输。
答案：C
以下说法错误的是_____。
A.多个8237A可以进行级联，构成主从式的DMA系统
B.8237A的数据传输类型有写传输、读传输和校验传输
C.8237A应该在设置初值之前发出清除字节指针命令
D.8237A的优先级只能为固定优先级方式，通道0优先级最高
解析：8237A的优先级方式可以是固定优先级或循环优先级，因此选项D的说法是错误的。
答案：D
在进入DMA工作方式之前，DMA控制器被当作CPU总线上的一个______。
A. I/O设备
B. I/O接口
C. 主处理器
D. 协处理器
解析：在进入DMA工作方式之前，DMA控制器被当作CPU总线上的一个I/O设备，用于与CPU进行通信和控制。
答案：A
用于直接存储器存取控制的接口芯片是__________。
A. 8255A 并行通信
B. 8237A DMA控制器
C. 8259A 中断控制器
D. 8251A 串行通信
解析：8237A是用于直接存储器存取控制的接口芯片，专门用于管理DMA传输。
答案：B
8237作为从模式工作时，AEN信号是_______。
A.输出信号，低电平
B. 输出信号，高电平
C. 输入信号，低电平
D. 输入信号，高电平
解析：
答案：A
8237作为主模式工作时，8237输入信号是_______。
A. DB7~DB0
B. A7~A4
C. A3~A0
D. HLDA
解析：在主模式下，8237的输入信号是HLDA，用于确认CPU已经释放总线控制权。
答案：D
8237作为从模式工作时，_______信号一定是无效的。
A.IOR#
B. IOW#
C. CS#
D.MEMR#
解析：在从模式下，8237的MEMR#信号一定是无效的，因为此时8237不控制内存读操作。
答案：D

第9章定时器

8253-5哪种工作方式能产生连续方波输出_____。
A．方式0
B．方式1
C．方式2
D．方式3
解析：8253-5的工作方式3能够产生连续方波输出。在这种方式下，计数器会在计数初值的一半时间内输出高电平，另一半时间内输出低电平，从而形成连续的方波。
答案：D
8253-5工作于方式1时，当门控信号上升沿到来后的_____时刻，门控信号OUT变成低电平。
A．CLK上升沿
B．CLK下降沿
C．下一个CLK上升沿
D．下一个CLK下降沿
解析：在方式1下，8253-5作为可编程单脉冲发生器工作。当门控信号GATE出现上升沿时，计数器开始计数。此时，OUT端会由高电平变为低电平，并在计数过程中保持低电平，直到计数为0时，OUT端再由低电平变为高电平。重要的是，OUT端变为低电平的具体时刻是门控信号上升沿到来后的下一个时钟脉冲CLK信号的下降沿。这种工作机制使得8253-5在方式1下能够输出具有固定宽度的负单脉冲，该脉冲的宽度由计数初值和时钟脉冲CLK的周期决定。此外，如果在计数过程中门控信号GATE再次出现上升沿，计数器会重新从初值开始计数，从而可以调整输出的负单脉冲的宽度。
答案：D
通常在可编程16位定时器/计数器中，微处理器不能直接访问______单元。
A．控制寄存器
B．计数执行单元
C．计数输出锁存器
D．计数初值寄存器
解析：在可编程16位定时器/计数器中，微处理器不能直接访问计数执行单元，因为计数执行单元是定时器/计数器的核心部分，负责实际的计数操作，通常由硬件逻辑控制，而不是通过软件直接访问。
答案：B
8253-5工作于方式1时，输出负脉冲的宽度等于_____
A．计数初值N个CLK脉冲宽度
B．计数初值N+1个CLK脉冲宽度
C．计数初值N-1个CLK脉冲宽度
D．计数初值(2N-1)/2个脉冲宽度
解析：在8253-5的工作方式1中，输出负脉冲的宽度等于计数初值N个CLK脉冲宽度。
答案：A
8253-5工作于方式2，用BCD码计数，用1号计数器，只读高8位则控制字为：_____。
A．01010101B
B．01000101B
C．01100101B
D．01100100B
解析：在8253-5的工作方式2中，使用BCD码计数，选择1号计数器，并且只读高8位，控制字应为01100101B。
答案：C
8253-5某计数器工作在方式1时，在计数中途OUTi为_____。
A．由低变高
B．由高变低
C．高电平
D．低电平
解析：在8253-5的工作方式1中，计数器在计数中途时，OUTi信号保持低电平。
答案：D
启动8253的计数器开始或计数的方式有_____。
A．软件方式
B．硬件方式
C．软件和硬件方式
D．门控信号
解析：8253的计数器可以通过软件方式（通过写入控制字）或硬件方式（通过门控信号）启动开始计数。
答案：C
8253－5工作方式1和方式5时，门控信号为______触发。
A．上升沿
B．下降沿
C．高电平
D．低电平
解析：在8253-5的工作方式1和方式5中，门控信号是通过上升沿触发的。
答案：A
8253-5引脚CS*、RD*、WR*、A1、A0为_____时，表示对计数器2设置计数初值。
A．00010B
B．10010B
C．01010B
D．10011B
解析：当8253-5的引脚CS*、RD*、WR*、A1、A0为01010B时，表示对计数器2设置计数初值。
答案：C
8253的计数器的最大计数初值是_____。
A.9999H
B.FFFFH
C.FFF0H
D.0000H
解析：8253的计数器的最大计数初值是FFFFH，因为它是16位计数器，最大值为65535（即FFFFH）。
答案：B
对8253的定时与计数____
A．有两种不同的工作方式
B。定时只加时钟脉冲，不设计数值
C．实质相同
D。从各自的控制端口设置
解析：8253的定时与计数实质上是相同的，都是通过计数时钟脉冲来实现的。定时和计数都是通过相同的硬件逻辑来完成的，只是应用场景不同。
答案：C
8253通道0工作于方式3，接入6MHZ的时钟，要求产生2400HZ的方波，则计数器的初值应为_________
A.2000
B.2500
C.3000
D.4000
解析：要产生2400HZ的方波，需要计算计数器的初值。时钟频率为6MHZ，即6000000HZ，方波频率为2400HZ，因此计数器的初值应为6000000 / 2400 = 2500。
答案：B
在8253的6种工作方式中,能够自动重复工作的两种方式是___________。
A.方式1，方式2
B.方式2，方式3
C.方式2，方式4
D.方式3，方式5
解析：在8253的6种工作方式中，方式2和方式3能够自动重复工作。方式2是频率发生器，方式3是方波发生器，这两种方式在计数完成后会自动重新加载初值并继续工作。
答案：B
对可编程接口芯片8253的3个计数通道的编程顺序是_________ 。
A.完全随机的，但必须设置好一个计数通道后再设置另一个计数通道
B.完全固定的，从计数通道0到计数通道2
C.完全随机的，但必须先写入方式控制字
D.完全随机的，但必须先预置计数初值
解析：对8253的编程顺序是先写入方式控制字，然后再预置计数初值。编程顺序不是完全固定的，但必须先设置控制字，再设置计数初值。
答案：C
8253可编程定时/计数器的计数范围是_________。
A.1~255
B.1~256
C.1~65535
D.1~65536
解析：8253是16位计数器，其计数范围是从1到65536。计数器可以设置的最小值为1，最大值为65536。
答案：D
计数初值送到8253的_____寄存器中。
A．控制寄存器
B．计数初值寄存器
C．减计数单元
D．输出锁存寄存器
解析：计数初值需要被送到8253的计数初值寄存器中，以便计数器能够根据这个初值开始计数。
答案：B
通常在可编程16位定时器/计数器中，微处理器不能直接访问_________单元。
A．控制寄存器
B．计数初值寄存器
C．计数输出锁存器
D．计数执行单元
解析：微处理器不能直接访问计数执行单元，因为计数执行单元是定时器/计数器的核心部分，负责实际的计数操作，通常由硬件逻辑控制，而不是通过软件直接访问。
答案：D
当8253可编程定时器/计数器方式选择控制字的RW1、RW0定为11时，写入计数初值时的顺序为_________。
A.先写高8位，再写低8位
B.16位同时写入
C.先写低8位，再写高8位
D.只写高8位，低8位自动写入
解析：当RW1和RW0定为11时，表示需要先写低8位，再写高8位。
答案：C
8253要读取某个通道当前的计数值，要_____。
A.直接从该通道读计数值
B.先执行锁存命令，再读取改通道计数值
C.无法读取该通道计数值
D.以上说法都不对
解析：要读取8253某个通道当前的计数值，需要先执行锁存命令，然后再读取该通道的计数值。
答案：B
与8253工作方式4输出波形相同的是_____。
A．方式1
B．方式3
C．方式2
D．方式5
解析：8253的工作方式4和方式5的输出波形是相同的，都是单脉冲输出。
答案：D
8253工作在______时，OUT引脚能输出一个CLK周期宽度的负脉冲.A.方式0
B.方式1
C.方式3
D.方式4或方式5
解析：在8253的工作方式4或方式5中，OUT引脚能输出一个CLK周期宽度的负脉冲。这两种方式都是单脉冲输出方式。
答案：D
8253的门控信号为______触发
A.一定为低电平
B.一定为高电平
C.一定为上升沿
D.可以高电平或上升沿
解析：8253的门控信号可以由高电平或上升沿触发，具体取决于工作方式的设置。
答案：D
8253的计算初始值写入后，经过______计数执行部件开始计数。
A.立即
B.一个时钟上升沿
C.一个时钟下降沿
D.一个时钟上升沿和一个下降沿
解析：看书上的时序图就理解了

答案：D

在时钟脉冲的______时候，8253计数器作减一计数。
A.上升沿
B.下降沿
C.低电平
D.高电平
解析：8253计数器在时钟脉冲的下降沿时进行减一计数。
答案：B
若对8253写入控制字的值为AAH，8253工作在_______。
A. 计数器0工作在方式5
B. 计数器1工作在方式5
C. 计数器2工作在方式5
D. 计数器3工作在方式5
解析：控制字的值为AAH，转换为二进制为10101010B，其中SC1=1，SC0=0表示选择计数器2，RL1=0，RL0=1表示只读/写低字节，M2=1，M1=0，M0=1表示工作在方式5。
答案：C
8253工作在方式0时，在计数器工作过程中，门控循环GATE变被低电平后________。
A.暂时停止当前计数工作
B. 终止本次计数过程，开始新的计数
C.结束本次计数过程，等待下一次计数的开始
D.不允许计数器工作
解析：在方式0中，当GATE变为低电平时，计数器会暂时停止当前的计数工作。
答案：A
某8253计数器通道，CLK输入频率1000Hz，工作于方式3，写入的计数初值为10H，且采用二进制计数方式，则一个周期内输出信号的高电平和低电平分别_______ms。
A.10,10
B.5,5
C.16,16
D.8,8
解析：在方式3中，输出信号的高电平和低电平时间相等，且等于计数初值的一半。计数初值为10H（16），因此高电平和低电平时间各为8ms。
答案：D

前言

其他题库

第1章 微型计算机概述

第2章 16位和32位微处理器

第4章 存储器

第5章 微型计算机和外设的数据传输

第6章 串并行通信和接口技术

第7章 中断控制器

第8章 DMA控制器

第9章 定时器

第1章微型计算机概述

第4章存储器

第5章微型计算机和外设的数据传输

第6章串并行通信和接口技术

第7章中断控制器

第9章定时器